龙芯吧 关注：25,752贴子：667,184
1、核心多了有个问题就是传输带宽效率的问题。其实 AMD 从一开始，就支持超多核心，因为他的总线架构就支持多 CPU 直连。之后 Intel 也重新设计了自己的总线架构 QPI，也支持多联了。好吧，4路主板，18/4=4.5 。其实多核心现在的难度就在于你能在内部实现多少的带宽来让 CPU 不出现水桶效应。用内部互联器的效率肯定高于外部总线互联，但是内部互联器的性能不是可以无限增加的，外部总线互联好处是降低了内部设计难度，但是因为成了多路主板，互联的带宽不高。AMD 记得当初 opteron 就有双 CPU 封装的版本，轻松翻倍核心数，但是针脚数量也翻倍来保证和主板的互联。说回龙芯，现在问题还是在于内部电路的效能问题，再玩花招做众核，依然还是会遇到总线的限制。总线暴带宽其实也容易，也不容易。当初 Intel 的多核心，内部互联器还是环形总线。环形总线容易实现，但是容易导致数据拥堵。龙芯现在没看到内部互联器的相关资料，众核的技术，曾经就是靠外联实现，现在还在说众核，但是成品没出，估计是遇到了总线的瓶颈吧。
2、超线程说白了就是因为有水桶效应，导致 CPU 内的运算流水线空闲时间太多，导致实际运行效率低下。所以就弄两套指令数据发射/接收器，共用一套运算流水线来提升使用效率。应该说是偏门技术，最大化压榨性能的。x86 的流水线一直比较长。另外，CPU 还要等数据传输过来，之后送到流水线，所以一个指令都要好几个甚至几百个 Hz 才能完成（如果从 CPU 外部读取数据，那就更要等了，这也是为啥要 2/3 级缓存）。这其中的等待都浪费了。即便上了乱序执行，虽然加强了运行效率，但是乱序执行又会因为前因后果出现的时间不一致而导致乱出来的成果都作废重新计算导致浪费电费。想想 31 级流水线的频繁清空重来吧。
对于 CPU 厂家来说，单纯暴核心根本不是难题，难题是怎么实现更高效率。
Intel 家底厚，技术储备足，纯靠技术比如飙频率来提高最终的性能。但是带来的问题就是成本也很飙。
至于龙芯，现在要做的事情太多了。
2、超线程说白了就是因为有水桶效应，导致 CPU 内的运算流水线空闲时间太多，导致实际运行效率低下。所以就弄两套指令数据发射/接收器，共用一套运算流水线来提升使用效率。应该说是偏门技术，最大化压榨性能的。x86 的流水线一直比较长。另外，CPU 还要等数据传输过来，之后送到流水线，所以一个指令都要好几个甚至几百个 Hz 才能完成（如果从 CPU 外部读取数据，那就更要等了，这也是为啥要 2/3 级缓存）。这其中的等待都浪费了。即便上了乱序执行，虽然加强了运行效率，但是乱序执行又会因为前因后果出现的时间不一致而导致乱出来的成果都作废重新计算导致浪费电费。想想 31 级流水线的频繁清空重来吧。
对于 CPU 厂家来说，单纯暴核心根本不是难题，难题是怎么实现更高效率。
Intel 家底厚，技术储备足，纯靠技术比如飙频率来提高最终的性能。但是带来的问题就是成本也很飙。
至于龙芯，现在要做的事情太多了。
影子枫阁
1、核心多了有个问题就是传输带宽效率的问题。其实 AMD 从一开始，就支持超多核心，因为他的总线架构就支持多 CPU 直连。之后 Intel 也重新设计了自己的总线架构 QPI，也支持多联了。好吧，4路主板，18/4=4.5 。其实多核心现在的难度就在于你能在内部实现多少的带宽来让 CPU 不出现水桶效应。用内部互联器的效率肯定高于外部总线互联，但是内部互联器的性能不是可以无限增加的，外部总线互联好处是降低了内部设计难度，但是因为成了多路主板，互联的带宽不高。AMD 记得当初 opteron 就有双 CPU 封装的版本，轻松翻倍核心数，但是针脚数量也翻倍来保证和主板的互联。说回龙芯，现在问题还是在于内部电路的效能问题，再玩花招做众核，依然还是会遇到总线的限制。总线暴带宽其实也容易，也不容易。当初 Intel 的多核心，内部互联器还是环形总线。环形总线容易实现，但是容易导致数据拥堵。龙芯现在没看到内部互联器的相关资料，众核的技术，曾经就是靠外联实现，现在还在说众核，但是成品没出，估计是遇到了总线的瓶颈吧。
2、超线程说白了就是因为有水桶效应，导致 CPU 内的运算流水线空闲时间太多，导致实际运行效率低下。所以就弄两套指令数据发射/接收器，共用一套运算流水线来提升使用效率。应该说是偏门技术，最大化压榨性能的。x86 的流水线一直比较长。另外，CPU 还要等数据传输过来，之后送到流水线，所以一个指令都要好几个甚至几百个 Hz 才能完成（如果从 CPU 外部读取数据，那就更要等了，这也是为啥要 2/3 级缓存）。这其中的等待都浪费了。即便上了乱序执行，虽然加强了运行效率，但是乱序执行又会因为前因后果出现的时间不一致而导致乱出来的成果都作废重新计算导致浪费电费。想想 31 级流水线的频繁清空重来吧。
对于 CPU 厂家来说，单纯暴核心根本不是难题，难题是怎么实现更高效率。
Intel 家底厚，技术储备足，纯靠技术比如飙频率来提高最终的性能。但是带来的问题就是成本也很飙。
至于龙芯，现在要做的事情太多了。
2、超线程说白了就是因为有水桶效应，导致 CPU 内的运算流水线空闲时间太多，导致实际运行效率低下。所以就弄两套指令数据发射/接收器，共用一套运算流水线来提升使用效率。应该说是偏门技术，最大化压榨性能的。x86 的流水线一直比较长。另外，CPU 还要等数据传输过来，之后送到流水线，所以一个指令都要好几个甚至几百个 Hz 才能完成（如果从 CPU 外部读取数据，那就更要等了，这也是为啥要 2/3 级缓存）。这其中的等待都浪费了。即便上了乱序执行，虽然加强了运行效率，但是乱序执行又会因为前因后果出现的时间不一致而导致乱出来的成果都作废重新计算导致浪费电费。想想 31 级流水线的频繁清空重来吧。
对于 CPU 厂家来说，单纯暴核心根本不是难题，难题是怎么实现更高效率。
Intel 家底厚，技术储备足，纯靠技术比如飙频率来提高最终的性能。但是带来的问题就是成本也很飙。
至于龙芯，现在要做的事情太多了。
AMD怼I9的也出来了
家
