学习中心/函授站
姓 名 学 号
西安电子科技大学网络与继续教育学院
2023 学年下学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号 一 二 三 四 总分
题分 30 10 30 30
得分
考试说明：
1、大作业试题公布时间：2023 年 11 月 3 日；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院 2023 秋期末考试答题纸》（个 人专属答题纸）手写完成，要求字迹工整、卷面干净、整齐；
4、在线上传时间：2023 年 11 月 3 日至 2023 年 11 月 13 日在线上传大作业答卷； 5、拍照要求完整、清晰，一张图片对应一张个人专属答题纸（A4 纸），正确上传。
一、单项选择题（每小题 2 分， 共 30 分）
1、二进制数(1101110)2 对应的十进制数是（ ）。
A ．(111)10 B ．(110)10 C ．(108)10 D ．(220)10
2、十六进制 (30)H 的余三 BCD 码为（ ）。
A ．01001000 B ．01110100 C ．01001011 D ．01111011
3 、已知输入 A 、B 和输出 F 的波形如图所示， 则 F 与 AB 的逻辑关系为（ ）。
A
B
F
A ．与非 B ．或非 C ．异或 D ．无法确定
4、与四变量的逻辑函数项 ACBD ，逻辑上相邻的是（ ）。
A ． AC BD B ． ACBD C ． ACBD D ． ACBD
5、函数 F = CD + BD + AB + BC + AD 的多余项是（ ）。
A ．BD B ．AD C ．BC D ． CD
6、函数 F = AB(C + D) + FG 的对偶函数为（ ）。
A ．F = (AB + CD)(F + G) B ．F = A + B + CD + FG
C ．F = AB(C + D) + FG D ．F = (A + B + CD)(F + G)
7 、F = AB + AC + BC 的最小项标准式是（ ）。
A ．F = Σ (0, 2, 4, 7) B ．F = Σ (3,4,5,7)
C ．F = Σ (0, 1, 3, 5) D ．F = Σ (1, 2, 4, 6)
8、逻辑函数F(A, B, C, D) = Σ m(0, 1, 2, 4, 6, 7, 8, 9, 10, 12, 14) 的最简与或式为（ ）。
A ．B . C + BD + BD + ABC B ．D + BC + AB . C
C ．D + BC + ABC D ．D + B . C + ABC
9、逻辑函数F(ABCD) = Σ (1, 5, 8, 12) + Σd (3, 7, 10, 11, 14, 15) 的最简与或非式为（ ）。
A ．F = AD + AD + CD
B ．F = AD + AD
C ．F = ACD + AD + CD D ．F = AD + AD
10、有三个输入端的与非门，当作为非门使用时，两个多余输入端应（ ）。
A ．都接低电平 0 B ．一个接低电平 0 ，一个接高电平 1
C ．都接高电平 1 D ．一个与输入端并联， 一个接低电平 0
11、将多路信号中的其中一路送至输出端，应选用（ ）。
A ．全加器 B ．数据选择器 C ．编码器 D ．数据分配器
12、三级触发器组成扭环形计数器其进位模是（ ）。
A ．9 B ．8 C ．6 D ．3
13 、设计模值为 30 的计数器至少需要触发器的级数为（ ）。
A ．3 B ．4 C ．5 D ．6
14 、为使 JK 触发器的次态为 0 ，其激励端 JK 取值为（ ）。
A ．00 B ．01 C ．11 D ．10
15、74LS194 当 Cr=1，S1=1 S0=1 时 Q0Q1Q2Q3 等于（ ）。
A．0000 B．D0D1D2D3 C．1111 D．1001
二、填空题（每小题 2 分， 共 10 分）
16、格雷码由于其 特性被广泛用于可靠性编码。
17、F=1④ 0 ④ B ④ 0 ④1 = 。
18、JK 触发器的特性方程为 。
19、序列信号产生电路产生的序列码的长度由 电路保证。
20 、100KHZ 输入信号， 该电路的分频系数为 4，输出频率为 KHZ。 三、分析题（21-23 小题各 7 分， 24 小题 10 分， 共 31 分）
21 、已知电路如图 3.1 所示，
（1）写出 F 的表达式；
（2）列出真值表。
图 3.1
22 、触发器电路及相关波形如图 3.2 所示。
（1）写出该触发器的次态方程；
（2）对应给定波形画出 Q 端波形。（设初始状态 Q=0）
图 3.2
23 、电路如图 3.3 所示。
（1）列出图所示电路的状态迁移关系；
（2）指出电路的功能。
QA CP2 QB QC 74 LS 90 QD
CP1S 91 S 92 R 01 R 02
(a)
图 3.3
24 、由移位寄存器 74LS194 和四选一数据选择器组成的时序电路如图 3.4 所示。 （1）列出该电路的反馈函数表（设初始状态为 000）；
（2）指出输出的序列信号。
Cp
S1
S0
SL
输出
A1
D0
D1
D2
D3
图3.4
四、设计题（25 、27 小题各 10 分， 26 小题 9 分， 共 29 分）
25、用译码器 74LS138 和少量的门电路设计一个转换电路，将输入的三位二进制 B2B1B0 转换为三位格雷码 G2G1G0 代码。
（1）列出真值表；
（2）画出逻辑图。
26、用集成计数器 74LS161 设计一个起始态为 0011 模 8 计数器。
（1）列出状态迁移表；
（2）画出逻辑图。
27 、利用 JK 触发器设计同步四进制加法计数器。
（1）作出状态迁移表；
（2）确定每级触发器的激励函数；
（3）画出逻辑图。
74LS161功能表
输入 输出
CP Cr LD P T A B C D QA QB QC QD
0 × × × 1 0 × × 1 1 1 1 1 1 0 × 1 1 × 0 A B C D 0 0 0 0A B C D计数（模16）保持保持（Oc=0)
74LS90功能表
输入 输出
R01 R02 S91 S92 CP1 CP2 QD QC QB QA
1 11 10 ×× 0 0 ×× 01 11 1 0 0 0 00 0 0 01 0 0 11 0 0 1
R01R02=0 S91S92=0 CP 0 0 CPCP QAQD CP 二进制计数五进制计数8421码十进制计数5421码十进制计数
74LS194功能表
输入 输出
Cr CP S1 S0 SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3
011111 A 0 0011 0101 × SR SL × d0 d1 d2 d3 0 0 0 0保持SR Q0 Q1 Q2Q1 Q2 Q3 SLd0 d1 d2 d3保持
姓 名 学 号
西安电子科技大学网络与继续教育学院
2023 学年下学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号 一 二 三 四 总分
题分 30 10 30 30
得分
考试说明：
1、大作业试题公布时间：2023 年 11 月 3 日；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院 2023 秋期末考试答题纸》（个 人专属答题纸）手写完成，要求字迹工整、卷面干净、整齐；
4、在线上传时间：2023 年 11 月 3 日至 2023 年 11 月 13 日在线上传大作业答卷； 5、拍照要求完整、清晰，一张图片对应一张个人专属答题纸（A4 纸），正确上传。
一、单项选择题（每小题 2 分， 共 30 分）
1、二进制数(1101110)2 对应的十进制数是（ ）。
A ．(111)10 B ．(110)10 C ．(108)10 D ．(220)10
2、十六进制 (30)H 的余三 BCD 码为（ ）。
A ．01001000 B ．01110100 C ．01001011 D ．01111011
3 、已知输入 A 、B 和输出 F 的波形如图所示， 则 F 与 AB 的逻辑关系为（ ）。
A
B
F
A ．与非 B ．或非 C ．异或 D ．无法确定
4、与四变量的逻辑函数项 ACBD ，逻辑上相邻的是（ ）。
A ． AC BD B ． ACBD C ． ACBD D ． ACBD
5、函数 F = CD + BD + AB + BC + AD 的多余项是（ ）。
A ．BD B ．AD C ．BC D ． CD
6、函数 F = AB(C + D) + FG 的对偶函数为（ ）。
A ．F = (AB + CD)(F + G) B ．F = A + B + CD + FG
C ．F = AB(C + D) + FG D ．F = (A + B + CD)(F + G)
7 、F = AB + AC + BC 的最小项标准式是（ ）。
A ．F = Σ (0, 2, 4, 7) B ．F = Σ (3,4,5,7)
C ．F = Σ (0, 1, 3, 5) D ．F = Σ (1, 2, 4, 6)
8、逻辑函数F(A, B, C, D) = Σ m(0, 1, 2, 4, 6, 7, 8, 9, 10, 12, 14) 的最简与或式为（ ）。
A ．B . C + BD + BD + ABC B ．D + BC + AB . C
C ．D + BC + ABC D ．D + B . C + ABC
9、逻辑函数F(ABCD) = Σ (1, 5, 8, 12) + Σd (3, 7, 10, 11, 14, 15) 的最简与或非式为（ ）。
A ．F = AD + AD + CD
B ．F = AD + AD
C ．F = ACD + AD + CD D ．F = AD + AD
10、有三个输入端的与非门，当作为非门使用时，两个多余输入端应（ ）。
A ．都接低电平 0 B ．一个接低电平 0 ，一个接高电平 1
C ．都接高电平 1 D ．一个与输入端并联， 一个接低电平 0
11、将多路信号中的其中一路送至输出端，应选用（ ）。
A ．全加器 B ．数据选择器 C ．编码器 D ．数据分配器
12、三级触发器组成扭环形计数器其进位模是（ ）。
A ．9 B ．8 C ．6 D ．3
13 、设计模值为 30 的计数器至少需要触发器的级数为（ ）。
A ．3 B ．4 C ．5 D ．6
14 、为使 JK 触发器的次态为 0 ，其激励端 JK 取值为（ ）。
A ．00 B ．01 C ．11 D ．10
15、74LS194 当 Cr=1，S1=1 S0=1 时 Q0Q1Q2Q3 等于（ ）。
A．0000 B．D0D1D2D3 C．1111 D．1001
二、填空题（每小题 2 分， 共 10 分）
16、格雷码由于其 特性被广泛用于可靠性编码。
17、F=1④ 0 ④ B ④ 0 ④1 = 。
18、JK 触发器的特性方程为 。
19、序列信号产生电路产生的序列码的长度由 电路保证。
20 、100KHZ 输入信号， 该电路的分频系数为 4，输出频率为 KHZ。 三、分析题（21-23 小题各 7 分， 24 小题 10 分， 共 31 分）
21 、已知电路如图 3.1 所示，
（1）写出 F 的表达式；
（2）列出真值表。
图 3.1
22 、触发器电路及相关波形如图 3.2 所示。
（1）写出该触发器的次态方程；
（2）对应给定波形画出 Q 端波形。（设初始状态 Q=0）
图 3.2
23 、电路如图 3.3 所示。
（1）列出图所示电路的状态迁移关系；
（2）指出电路的功能。
QA CP2 QB QC 74 LS 90 QD
CP1S 91 S 92 R 01 R 02
(a)
图 3.3
24 、由移位寄存器 74LS194 和四选一数据选择器组成的时序电路如图 3.4 所示。 （1）列出该电路的反馈函数表（设初始状态为 000）；
（2）指出输出的序列信号。
Cp
S1
S0
SL
输出
A1
D0
D1
D2
D3
图3.4
四、设计题（25 、27 小题各 10 分， 26 小题 9 分， 共 29 分）
25、用译码器 74LS138 和少量的门电路设计一个转换电路，将输入的三位二进制 B2B1B0 转换为三位格雷码 G2G1G0 代码。
（1）列出真值表；
（2）画出逻辑图。
26、用集成计数器 74LS161 设计一个起始态为 0011 模 8 计数器。
（1）列出状态迁移表；
（2）画出逻辑图。
27 、利用 JK 触发器设计同步四进制加法计数器。
（1）作出状态迁移表；
（2）确定每级触发器的激励函数；
（3）画出逻辑图。
74LS161功能表
输入 输出
CP Cr LD P T A B C D QA QB QC QD
0 × × × 1 0 × × 1 1 1 1 1 1 0 × 1 1 × 0 A B C D 0 0 0 0A B C D计数（模16）保持保持（Oc=0)
74LS90功能表
输入 输出
R01 R02 S91 S92 CP1 CP2 QD QC QB QA
1 11 10 ×× 0 0 ×× 01 11 1 0 0 0 00 0 0 01 0 0 11 0 0 1
R01R02=0 S91S92=0 CP 0 0 CPCP QAQD CP 二进制计数五进制计数8421码十进制计数5421码十进制计数
74LS194功能表
输入 输出
Cr CP S1 S0 SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3
011111 A 0 0011 0101 × SR SL × d0 d1 d2 d3 0 0 0 0保持SR Q0 Q1 Q2Q1 Q2 Q3 SLd0 d1 d2 d3保持
