学习中心/函授站
姓 名 学 号
西安电子科技大学网络与继续教育学院
2024 学年上学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号 一 二 三 四 总分
题分 30 10 30 30
得分
考试说明：
1、大作业试题公布时间：2024 年 5 月 9 日；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院 2024 春期末考试答题纸》（个 人专属答题纸）手写完成，要求字迹工整、卷面干净、整齐；
4、在线上传时间：2024 年 5 月 9 日至 2024 年 5 月 20 日在线上传大作业答卷；
5、拍照要求完整、清晰，一张图片对应一张个人专属答题纸（A4 纸），正确上传。
一、单项选择题（每小题 2 分， 共 30 分）
1、与八进制数(24.6)8 对应的二进制数是（ ）。
A． (10101.1)2 B． (10110.11)2 C． (10100.11)2 D． (11011.01)2
2、 (55)H 的 5421BCD 码是（ ）。
A．(10010010)5421BCD B．(10111000)5421BCD C．(10000101)5421BCD D．(11001011)5421BCD
3、与逻辑函数 F = AB + AC + BC 相等的逻辑表达式为（ ）。
A．AB + AC B．AB + BC C．AB + C D．AC + BC
4、已知输入 A、B 和输出 F 的波形如图 1.1 所示， 由此判断 F 与 A、B 的逻辑关系是 ( )。
A
B
F
图1.1
A．同或 B．异或 C．或非 D．与非
5、F=A ①(A ① B) ，下列选项正确的是（ ）。
A． A ① B
B．B
C．B D． A ① B
6、F = A . B + AC + BC 的最小项标准式是（ ）。
A．F = Σ (0, 2, 4, 7) B．F = Σ (0，3, 4, 5, 7)
C．F = Σ (0, 1, 2, 3, 6) D．F = Σ (1, 2, 3，4, 6)
7、函数 F = AB + BC + CD 的反函数为（ ）。
A．F = (A + B + C+D)(B + C) B．F = (A + B )((B + C)C + D) C．F = A + B ((B + C)C + D) D．F = (A + B)((B + C)C + D)
8、在四变量卡诺图中，逻辑上不相邻的一组最小项为（ ）。
A．m1 与 m3 B．m4 与 m6 C．m5 与 m13 D．m2 与 m14
9、逻辑函数F(A, B, C, D) = Σ m(0, 1, 2, 4, 6, 7, 8, 9, 10, 12, 14) 的最简与或式为（ ）。
A．D + B . C + ABC B．D + BC + AB . C
C．D + BC + ABC D．B . C + BD + BD + ABC
10、逻辑函数 F(ABCD) = A .B . D + B . C . D + ABD ，约束条件为 AB + AC = 0 的
最简与或非式为（ ）。
A．F = B . D + BD
B．F = BD + BD
C．F = A . BD + B . CD + ABD D．F = AD + A . D
11、将多路信号中的其中一路送至输出端，应选用（ ）。
A．全加器 B．数据选择器 C．编码器 D．数据分配器
12、所谓同步计数器是指（ ）。
A．各触发器的时钟端连在一起，统一由系统时钟控制。
B．可用前级的输出做后级触发器的时钟。
C．由同类型的触发器构成。
D．可用后级的输出做前级触发器的时钟。
13、为了克服触发器空翻与振荡的问题，触发器的时钟应采用（ ）。 A．高电平触发 B．边沿触发 C．低电平触发 D．高电位触发
14、四位移位寄存器现态为 1001，左移进两个 0 后再右移进一个 1。其移位寄存器的状
态是（ ）。
A．0110 B．0111 C．0101 D．1010
15、74LS161当Cr = 1; LD = 0; P = 1;T = 1 ，其功能是（ ）。
A．计数 B．预置数 C．清零 D．保持
二、填空题（每小题 2 分， 共 10 分）
16、F = 1 A 0 A 1 = 。
17、5421BCD 码 1011，它的余 3BCD 码为 。
18、n 级触发器设计的计数器最大计数模值是 。
19、时序电路的输出与当前输入有关，与电路过去状态 。
20、序列信号产生电路产生的序列码的长度由 电路保证。
三、分析题（21 题 10 分， 22-24 题每题 8 分， 共 34 分）
说明：中规模器件 74LS90 、74LS161 和 74LS194 的功能表在最后。
21、用四选一数据选择器设计的逻辑函数电路如图 3.1 所示。
①写出 F 的最小项标准式；
②填出图 3.2 所示的卡诺图；
③将 F 化简为最简与或非式。
D
0
F
1
图 3.1
AB
CD 00
图 3.2
22、触发器电路及相关波形如图 3.3 所示。 ①写出该触发器的激励方程；
②写出该触发器的状态方程；
③对应给定波形画出 Q 端波形。
（设初始状态 Q=0）
A CP(=)1 QQ
CP
A
Q
图 3.3
23、用 74LS90 组成电路如图 3.4 所示。
①写出 R01、R02 的逻辑表达式
②列出电路的状态迁移表；
③ 指 出 计 数 方 式， 并说明电路的功
能。
图 3.4
24、由 74LS194 组成电路如图 3.5 所示
①指出 SR 的逻辑表达式；
②列出状态迁移关系；
③指出其功能。
图 3.5
四、设计题（25、27 每题 10 分， 26 题 6 分， 共 26 分）
25、用译码器 74LS138 和若干与非门，设计实现一个代码转换器，要求将 3 位步进码 CBA 转换成二进制码 F3F2F1，编码表如下：
输 入 输 出
C B A F3 F2 F1
0 0 01 0 01 1 01 1 10 1 10 0 1 0 0 00 0 10 1 00 1 11 0 01 0 1
①写出 F3、F2 和 F1 的最小项标准式；
②画出实现该代码转换的逻辑电路图。
26 、用 74LS161 设计初始状态为 0001 的十进制计数器。
①列出状态真值表；
②决定预置数和反馈预置信号；
③画出逻辑图。
27 、请用 JK 触发器实现同步四进制减法计数器，并输出借位信息。
①做出状态迁移表；
②确定每级触发器的激励函数；
③画出逻辑图。
74LS90功能表
74LS161功能表
输入 输出 输入 输出
R01 R02 S91 S92 CP1 CP2 QD QC QB QA CP Cr LD P T A B C D QA QB QC QD
1 11 10 ×× 0 0 ×× 01 11 1 0 0 0 00 0 0 01 0 0 11 0 0 1 0 × × × 1 0 × × 1 1 1 1 1 1 0 × 1 1 × 0 A B C D 0 0 0 0A B C D计数（模16）保持保持（Oc=0)
R01R02=0 S91S92=0 CP 0 0 CPCP QAQD CP 二进制计数五进制计数8421码十进制计数5421码十进制计数
74LS194功能表
输入 输出
Cr CP S1 S0 SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3
011111 0 0011 0101 × SR SL × d0 d1 d2 d3 0 0 0 0保持SR Q0 Q1 Q2Q1 Q2 Q3 SLd0 d1 d2 d3保持
姓 名 学 号
西安电子科技大学网络与继续教育学院
2024 学年上学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号 一 二 三 四 总分
题分 30 10 30 30
得分
考试说明：
1、大作业试题公布时间：2024 年 5 月 9 日；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须用《西安电子科技大学网络与继续教育学院 2024 春期末考试答题纸》（个 人专属答题纸）手写完成，要求字迹工整、卷面干净、整齐；
4、在线上传时间：2024 年 5 月 9 日至 2024 年 5 月 20 日在线上传大作业答卷；
5、拍照要求完整、清晰，一张图片对应一张个人专属答题纸（A4 纸），正确上传。
一、单项选择题（每小题 2 分， 共 30 分）
1、与八进制数(24.6)8 对应的二进制数是（ ）。
A． (10101.1)2 B． (10110.11)2 C． (10100.11)2 D． (11011.01)2
2、 (55)H 的 5421BCD 码是（ ）。
A．(10010010)5421BCD B．(10111000)5421BCD C．(10000101)5421BCD D．(11001011)5421BCD
3、与逻辑函数 F = AB + AC + BC 相等的逻辑表达式为（ ）。
A．AB + AC B．AB + BC C．AB + C D．AC + BC
4、已知输入 A、B 和输出 F 的波形如图 1.1 所示， 由此判断 F 与 A、B 的逻辑关系是 ( )。
A
B
F
图1.1
A．同或 B．异或 C．或非 D．与非
5、F=A ①(A ① B) ，下列选项正确的是（ ）。
A． A ① B
B．B
C．B D． A ① B
6、F = A . B + AC + BC 的最小项标准式是（ ）。
A．F = Σ (0, 2, 4, 7) B．F = Σ (0，3, 4, 5, 7)
C．F = Σ (0, 1, 2, 3, 6) D．F = Σ (1, 2, 3，4, 6)
7、函数 F = AB + BC + CD 的反函数为（ ）。
A．F = (A + B + C+D)(B + C) B．F = (A + B )((B + C)C + D) C．F = A + B ((B + C)C + D) D．F = (A + B)((B + C)C + D)
8、在四变量卡诺图中，逻辑上不相邻的一组最小项为（ ）。
A．m1 与 m3 B．m4 与 m6 C．m5 与 m13 D．m2 与 m14
9、逻辑函数F(A, B, C, D) = Σ m(0, 1, 2, 4, 6, 7, 8, 9, 10, 12, 14) 的最简与或式为（ ）。
A．D + B . C + ABC B．D + BC + AB . C
C．D + BC + ABC D．B . C + BD + BD + ABC
10、逻辑函数 F(ABCD) = A .B . D + B . C . D + ABD ，约束条件为 AB + AC = 0 的
最简与或非式为（ ）。
A．F = B . D + BD
B．F = BD + BD
C．F = A . BD + B . CD + ABD D．F = AD + A . D
11、将多路信号中的其中一路送至输出端，应选用（ ）。
A．全加器 B．数据选择器 C．编码器 D．数据分配器
12、所谓同步计数器是指（ ）。
A．各触发器的时钟端连在一起，统一由系统时钟控制。
B．可用前级的输出做后级触发器的时钟。
C．由同类型的触发器构成。
D．可用后级的输出做前级触发器的时钟。
13、为了克服触发器空翻与振荡的问题，触发器的时钟应采用（ ）。 A．高电平触发 B．边沿触发 C．低电平触发 D．高电位触发
14、四位移位寄存器现态为 1001，左移进两个 0 后再右移进一个 1。其移位寄存器的状
态是（ ）。
A．0110 B．0111 C．0101 D．1010
15、74LS161当Cr = 1; LD = 0; P = 1;T = 1 ，其功能是（ ）。
A．计数 B．预置数 C．清零 D．保持
二、填空题（每小题 2 分， 共 10 分）
16、F = 1 A 0 A 1 = 。
17、5421BCD 码 1011，它的余 3BCD 码为 。
18、n 级触发器设计的计数器最大计数模值是 。
19、时序电路的输出与当前输入有关，与电路过去状态 。
20、序列信号产生电路产生的序列码的长度由 电路保证。
三、分析题（21 题 10 分， 22-24 题每题 8 分， 共 34 分）
说明：中规模器件 74LS90 、74LS161 和 74LS194 的功能表在最后。
21、用四选一数据选择器设计的逻辑函数电路如图 3.1 所示。
①写出 F 的最小项标准式；
②填出图 3.2 所示的卡诺图；
③将 F 化简为最简与或非式。
D
0
F
1
图 3.1
AB
CD 00
图 3.2
22、触发器电路及相关波形如图 3.3 所示。 ①写出该触发器的激励方程；
②写出该触发器的状态方程；
③对应给定波形画出 Q 端波形。
（设初始状态 Q=0）
A CP(=)1 QQ
CP
A
Q
图 3.3
23、用 74LS90 组成电路如图 3.4 所示。
①写出 R01、R02 的逻辑表达式
②列出电路的状态迁移表；
③ 指 出 计 数 方 式， 并说明电路的功
能。
图 3.4
24、由 74LS194 组成电路如图 3.5 所示
①指出 SR 的逻辑表达式；
②列出状态迁移关系；
③指出其功能。
图 3.5
四、设计题（25、27 每题 10 分， 26 题 6 分， 共 26 分）
25、用译码器 74LS138 和若干与非门，设计实现一个代码转换器，要求将 3 位步进码 CBA 转换成二进制码 F3F2F1，编码表如下：
输 入 输 出
C B A F3 F2 F1
0 0 01 0 01 1 01 1 10 1 10 0 1 0 0 00 0 10 1 00 1 11 0 01 0 1
①写出 F3、F2 和 F1 的最小项标准式；
②画出实现该代码转换的逻辑电路图。
26 、用 74LS161 设计初始状态为 0001 的十进制计数器。
①列出状态真值表；
②决定预置数和反馈预置信号；
③画出逻辑图。
27 、请用 JK 触发器实现同步四进制减法计数器，并输出借位信息。
①做出状态迁移表；
②确定每级触发器的激励函数；
③画出逻辑图。
74LS90功能表
74LS161功能表
输入 输出 输入 输出
R01 R02 S91 S92 CP1 CP2 QD QC QB QA CP Cr LD P T A B C D QA QB QC QD
1 11 10 ×× 0 0 ×× 01 11 1 0 0 0 00 0 0 01 0 0 11 0 0 1 0 × × × 1 0 × × 1 1 1 1 1 1 0 × 1 1 × 0 A B C D 0 0 0 0A B C D计数（模16）保持保持（Oc=0)
R01R02=0 S91S92=0 CP 0 0 CPCP QAQD CP 二进制计数五进制计数8421码十进制计数5421码十进制计数
74LS194功能表
输入 输出
Cr CP S1 S0 SL SR D0 D1 D2 D3 Q0 Q1 Q2 Q3
011111 0 0011 0101 × SR SL × d0 d1 d2 d3 0 0 0 0保持SR Q0 Q1 Q2Q1 Q2 Q3 SLd0 d1 d2 d3保持
