在tremont架构中intel首次引入了3宽双解码簇前端设计，运用了模块化思想，理想情况下可以等效6宽前端，这使得后来的gracemont和crestmont架构ipc能够接近skylake水平。将要到来的skymont架构将解码簇个数从2加到3，大幅拓宽后端，从而实现50%左右的ipc提升，虽然代价是面积也增大了50%以上。skymont的E核面积大概是P核的1/3，如果这种设计瓶颈不低的话，理论加到3宽9解码簇，同时拓宽后端，可以用3倍面积换取3倍单核性能，用大核的面积实现大核2.2倍以上的单核性能，也许r23单核能达到4000+分数。这种情况可能在不久的将来出现吗？或许这就是传说中吉米凯勒所设计的royal core?